삼성전자는 7나노 EUV 시스템반도체에 3D 적층 패키지 기술인 '엑스 큐브(X-Cube)'를 적용한 테스트칩 생산에 성공했다고 13일 밝혔다. 엑스 큐브는 여러 반도체 칩을 위로 적층(3D)해 면적 효율을 끌어올리는 후공정 기술이다. 기존에는 평면(2D)으로 나란히 배치했다.
삼성전자는 이번 신기술을 통해 고객사 유치에도 적극 나선다. 글로벌 팹리스들은 삼성전자 엑스-큐브 설계방법론 등을 활용해 EUV 기반 5나노·7나노 공정 칩 개발을 바로 시작할 수 있다.
그러나 상대적으로 후공정(패키지) 분야에 대한 기술 투자가 지지부진 했던 것이 지금의 격차를 만든 이유 중 하나로 꼽힌다. 삼성전자가 밝힌 것처럼 차세대 패키지 기술이 반도체 성능에 직접적인 영향을 주기 시작했기 때문이다. TSMC는 5나노 공정에 적용할 차세대 패키지 기술 'SolC'를 내년 공개할 것으로 알려졌다.
이에 삼성전자도 지난해 삼성전기 PLP 사업부를 인수하는 등 패키지 기술 강화에 속도를 내기 시작했다.
삼성전자 관계자는 "이번 기술로 최첨단 EUV 초미세 전공정뿐 아니라 후공정에서도 첨단 기술 경쟁력을 확보하게 됐다"며 "반도체 비전 2030을 달성하는데 큰 역할을 할 것"이라고 밝혔다.
곽호룡 기자 horr@fntimes.com
[관련기사]
가장 핫한 경제 소식! 한국금융신문의 ‘추천뉴스’를 받아보세요~
데일리 금융경제뉴스 Copyright ⓒ 한국금융신문 & FNTIMES.com
저작권법에 의거 상업적 목적의 무단 전재, 복사, 배포 금지